网站导航网学 原创论文 原创专题 网站设计 最新系统 原创论文 论文降重 发表论文 论文发表 UI设计定制 论文答辩PPT格式排版 期刊发表 论文专题
返回网学首页
网学原创论文
最新论文 推荐专题 热门论文 论文专题
当前位置: 网学 > 设计资源 > FPGA > 正文

TLC5510VHDL控制程序

论文降重修改服务、格式排版等 获取论文 论文降重及排版 论文发表 相关服务

8.5 TLC5510 VHDL控制程序

见随书所附光盘中文件:TLC5510VHDL程序与仿真

--文件名:TLC5510.vhd

--功能:基于VHDL语言,实现对高速A/D器件TLC5510控制

--最后修改日期:2004.3.20

library ieee;

use ieee.std_logic_1164.all;

entity tlc5510 is

port(clk :in std_logic;                              --系统时钟

     oe :out std_logic;                            --TLC5510的输出使能/OE

     clk1:out std_logic;                           --TLC5510的转换时钟

     din:in std_logic_vector(7 downto 0);            --来自TLC5510的采样数据

     dout:out std_logic_vector(7 downto 0));          --FPGA数据输出

end tlc5510;

architecture behav of tlc5510 is

signal q:integer range 3 downto 0;

begin

process(clk)                --此进程中,把CLK 进行4分频,得到TLC5510的转换时钟

begin

if clk'event and clk='1' then

   if q=3 then q<=0;

   else q<=q+1;

   end if;

end if;

if q>=2 then clk1<='1';                                      --对系统CLK进行4分频

else clk1<='0';

end if;

end process;

oe<='0';                                                       --输出使能赋低电平                                                         

dout<=din;                                                        --采样数据输出                 

end behav;

  • 下一篇资讯: 波形发生程序
  • 设为首页 | 加入收藏 | 网学首页 | 原创论文 | 计算机原创
    版权所有 网学网 [Myeducs.cn] 您电脑的分辨率是 像素
    Copyright 2008-2020 myeducs.Cn www.myeducs.Cn All Rights Reserved 湘ICP备09003080号 常年法律顾问:王律师