全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出业界首款采用唯一统一架构、将整体功耗降低一半且具有业界最高容量（多达 200 万个逻辑单元）的 FPGA 系列产品，能满足从低成本到超高端系列产品的扩展需求。赛灵思全新7 系列 FPGA不仅在帮助客户降低功耗和成本方面取得了新的突破，而且还不影响容量的增加和性能的提升，从而进一步扩展了可编程逻辑的应用领域。新系列产品采用针对低功耗高性能精心优化的28 nm 工艺技术，不仅能实现出色的生产率，解决 ASIC 和 ASSP 等其他方法开发成本过高、过于复杂且不够灵活的问题，使 FPGA 平台能够满足日益多样化的设计群体的需求。
赛灵思公司质量管理和新产品导入全球高级副总裁，亚太区执行总裁汤立人先生和赛灵思公司亚太区市场及应用总监张宇清先生共同启动28nm 7系列FPGA新产品Virtex-7、Kintex-7 和 Artix-7 发布仪式
赛灵思统一FPGA系列
28nm 系列产品进一步扩展了赛灵思随 40nm Virtex®-6 和 45nmSpartan®-6 FPGA 系列（现已投入量产）同步推出的目标设计平台战略。该目标设计平台战略将 FPGA、ISE® 设计套件软件工具和 IP、开发套件以及目标参考设计整合在一起，使客户能够充分利用现有的设计投资，降低整体成本，满足不断发展的市场需求。赛灵思在该新一代产品中迈出了关键性的一步，显著扩大了可用 IP 和设计生态系统，确保客户即便在向 28nm产品转型过程中也能集中精力做好产品差异化工作。
赛灵思总裁兼首席执行官 Moshe Gavrielov 指出：“在我们全力降低功耗为新市场提供技术组合之际，7 系列的推出表示赛灵思和 FPGA 行业全面进入新阶段。除了让每代新产品都能根据摩尔定律发展满足自身及客户对容量和性能的要求之外，我们还继续致力于针对新用户和新市场的特定需求推出设计平台，为更广泛的用户群提供可编程逻辑。”
推出业界最低功耗的 28nm FPGA 系列
新型 FPGA 系列产品使开发人员能在多种系统（包括功耗不到 2W 的便携式超声波设备、供电电压为 12V 的车载信息娱乐系统，以及低成本 LTE 基带和毫微微蜂窝基站等）中实施可编程解决方案，而此前只有 ASSP 和 ASIC 才能做到这一点。
赛灵思高度重视总功耗的最小化，采用了专为实现低静态功耗精心优化的独特 HKMG （高介电层/金属闸）工艺，（参见“赛灵思选择 28nm 高性能低功耗工艺技术加速平台，推动可编程技术势在必行”）。赛灵思与其代工厂合作伙伴通力合作，协助定义新工艺，以达到 FPGA 性能的要求，同时相对于其他 28nm 高性能工艺而言能将静态功耗降低一半。然后，赛灵思再采用创新型架构增强技术，以降低逻辑和 I/O的静态功耗。此外，赛灵思还随ISE 12 设计套件推出了智能时钟门技术，从而使得最新 FPGA 系列相对于Virtex-6 和 Spartan-6 FPGA 而言能将总功耗降低一半，也比其他 28nm FPGA 产品的功耗降低 30%。
大幅降低功耗不仅使 FPGA 能够满足最新应用要求，而且还让赛灵思能推出可用性最强的 28nm 系列产品。这就是说，设计人员可在 DSP 高性能对称模式下充分发挥高达4.7 TMACS 的性能（非对称模式下为 2.37TMAC），而且能使用 200 万个时钟速度高达600MHz的逻辑单元，实现高达 2.4Tbps 的高速连接功能，同时还能保证不超出功耗预算。
全新统一架构支持可扩展性，提高生产率
所有 7 系列 FPGA 均采用统一架构，使客户在功能方面收放自如，既能降低成本和功耗，也能提高性能和容量，从而降低低成本和高性能系列产品的开发部署投资。该架构建立在大获成功的 Virtex-6 系列架构基础之上，旨在简化当前 Virtex-6 和Spartan-6 FPGA 设计方案的重用。此外，该架构还得到业经验证经的 EasyPath™ FPGA成本降低解决方案的支持，可确保将成本降低 35%，且无需增量转换或工程投资，从而进一步提高了生产率。
对于希望利用最新 7 系列 FPGA 进一步实现节能或提高系统性能和容量的客户来说，他们可以先用 Virtex-6 和 Spartan-6 FPGA 进行设计，然后在时机成熟时将设计方案进行移植。这种统一架构随着赛灵思的 AMBA AXI 互连标准的采用而得到简化，支持即插即用型IP 的使用，从而有助于客户提高生产率，降低开发成本。
SAIC公司Cloudshield Technologies 负责系统架构的首席技术官 Andy Norton 指出：“赛灵思通过整合 6-LUT 架构并与 ARM 合作开展 AMBA 规范工作，使这些产品支持 IP 重用、可移植性和可预见性。一个统一的架构， 一个新的一改固有思维模式的以处理器为中心的器件，加上一个采用新一代工具的分层设计流程，不仅可大幅提高生产率、灵活性和片上系统性能，同时还将简化前代架构的移植工作。”
这些产品采用相同的逻辑架构、Block RAM、时钟技术、DSP切片和 SelectIO™ 技术，并建立在前代采用赛灵思专利 Virtex 系列 ASMBL™ 模块架构的产品的基础上。新一代 ASMBL 架构提供了前所未有的高灵活性与可扩展性，使客户能高效全面地发挥逻辑密度优势。
