【编者按】：网学网其他类别为您提供 CAD在电子线路实验中的应用参考，解决您在 CAD在电子线路实验中的应用学习中工作中的难题，参考学习。
实验三 同步二进制加法计数器 实验目的： 利用Orcad软件对传统的时序逻辑电路实验二进制加法计数器进行模拟仿真，并对得出的结果与传统实验所的结果进行比较。 实验软件： Pspice 注意事项： 该实验输入信号分高电平、计数脉冲2种，同时不可忽略/CLR在本实验中的应用，只有在/CLR上升沿时，加法器开始计数，否则为0。 实验原理： 在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。其主要特点是：1、这种计数器是一种Moore型时序电路，而输入计数脉冲CP是当作触发器的时钟信号对待的；2、从电路组成看，其主要组成单元是时钟触发器。本实验选用3位二进制同步加法计数器，选择JK触发器来作为基本元件。 实验步骤： 1、 按要求画出3位二进制同步加法计数器的逻辑电路图，输入信号主要是脉冲信号CLK，另外还有一个/CLR信号，当其为低电平时，计数初值为０。
２、定义／CLR 为２５０HZ，工作周期为0.5，起始时间为0ｓ，延迟时间为0s的方波信号。电路左上方的 元件，表示高电平。 ３、开SIMULATION SETTINGS 参数对话框，将RUN TO TIME 设为１ms， maximun step size 栏为１００us，存档一次。 ４、在PROBE空图中打开ADD TRACES对话框，选择／CLR，Q0，Q1，Q2，C，同时输入{Q0，Q1，Q2}以总线形式观察。 |
| 本站发布的计算机毕业设计均是完整无错的全套作品，包含开题报告+程序+论文+源代码+翻译+答辩稿PPT |
本文选自计算机毕业设计http://myeducs.cn
|
