【编者按】网学网其他类别频道为大家收集整理了“ PLD逻辑设计“提供大家参考，希望对大家有所帮助!
2.1.2 三态器件（TRI） 三态器件是一个基本器件，有一个输入脚位，一个输出脚位与输出使能控制端。若输出使能控制端为高电平，输入信号才能传至输出端；若输出使能控制端为低电平，则输出为高阻抗。 •脚位：控制线1条：outen 数据输入线2条：datain 输出线1条：dataout •真值表：如下表所示 三态器件电路真值表
•电路图编辑： 1. 打开新文件：进入图形编辑 2. 保存文件：保存为tri_4g.gdf 3. 指定项目名称与文件名相同：保存为tri_4g 4. 选定对象插入时的摆放位置 5. 引入逻辑门：引入tri门 6. 引入输入脚和输出脚：引入二个input口和一个output口 7. 更改输入输出脚的脚位名称：输入脚为outen、datain ，输出脚为dataout 8. 连接输入输出脚与逻辑门的引脚：利用画正交线工具 9. 指定设计器件：MAX7000S系列的EPM7128SLC84-7 10. 保存并检查 11. 除错 12. 保存并编译：产生烧写文件tri_4g.pof 13. 创建电路符号文件：产生tri_4g.sym文件 14. 创建电路包含文件：产生tri_4g.inc文件 15. 时间分析
2.2算术逻辑电路设计 2.2.1全加器 当两个二进制数相加时，较高的高位相加时必须加入较低位的进位项，以得到输出为和（Sum）和进位(Carry)，因此有三个输入项，而输出同样为两项。 •脚位：控制线3条：A、B、Ci 输出线2条：SCo •布尔方程式：S=A⊕B⊕Ci Co=A•B+B•Ci+A•Ci •真值表：如下表所示 全加器真值表
•电路图编辑： 1. 打开新文件：进入图形编辑 2. 保存文件：保存为fadd_g.gdf 3. 指定项目名称与文件名相同：保存为fadd_g 4. 选定对象插入时的摆放位置 5. 引入逻辑门：引入三个and2门，二个xor门，一个or3门 6. 引入输入脚和输出脚：引入三个input口和二个output口 7. 更改输入输出脚的脚位名称：输入脚为A、B、Ci ，输出脚为S、Co 8. 连接输入输出脚与逻辑门的引脚：利用画正交线工具 9. 指定设计器件：MAX7000S系列的EPM7128SLC84-7 10. 保存并检查 11. 除错 12. 保存并编译：产生烧写文件fadd_g.pof 13. 创建电路符号文件：产生fadd_g.sym文件 14. 创建电路包含文件：产生fadd_g.inc文件 15. 时间分析 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 本站发布的计算机毕业设计均是完整无错的全套作品，包含开题报告+程序+论文+源代码+翻译+答辩稿PPT | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
本文选自计算机毕业设计http://myeducs.cn
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
