顶层图形文件的建立与仿真

交通灯顶层图形设计中，由于加上了1000分频的分频器，所以在交通灯的波形仿真中，输入的时钟脉冲的截止时间要比较的大，并且周期要很小。设定“options-->grid size”为默认的100ns，即一个周期为200ns；“file-->end time”

为50ms。设定完毕后仿真，对得出的结果进行分析。这里分别从状态转换，译码显示代码，分频的正确性进行验证和详细叙述。

 

(1)状态转换分析

同对控制模块的状态转换分析一样，在此要分析交通灯红黄绿三灯的状态转换，以及交通灯倒计时的转换是否与灯的转换匹配。图3-26是波形仿真图，将就这些问题进行描述。

本论文采用Verilog HDL 硬件描述语言文本输入方式，来逐渐实现交通灯设计的控制模块、译码模块、去抖和分频模块。并将文本文件创建为默认符号文件，最终通过顶层元件连接，来实现整个交通灯的设计。其中最重要的模块是控制模块，它要实现整个交通灯的功能，包括状态的转换。状态机要求准确无误的反应前方和侧方交通灯红绿灯的转换，以及倒计时的吻合。注意到现实中倒计时是没有“0”计数的，因而在设计时一有巧妙的将这一状态去掉，直接从“1”进入到下一个初始状态。设计所采用的Max+plus II 软件也用到了三个功能，文本文件编辑、顶层元件连接文件编辑、波形仿真文件编辑。其中较复杂的功能是交通灯波形的仿真，不仅要在波形图中观察出红绿灯的状态在转换的时刻是否正确，还需要观察倒计时是否和状态吻合，并且计数是正确的。 所有的这一切无误后才可以大略判断出整个EDA设计是否正确。本论文在软件中的文本设计以及波形仿真都是无误的，且顶层元件连接的仿真也是正确的。初步成为一个可靠的实用交通灯。