网站导航网学 原创论文 原创专题 网站设计 最新系统 原创论文 论文降重 发表论文 论文发表 UI设计定制 论文答辩PPT格式排版 期刊发表 论文专题
返回网学首页
网学原创论文
最新论文 推荐专题 热门论文 论文专题
当前位置: 网学 > 交易代码 > 课程设计 > 正文

计算机组成原理课程设计报告

论文降重修改服务、格式排版等 获取论文 论文降重及排版 论文发表 相关服务
一个简单计算机的设计-计算机组成原理课程设计报告课程设计总结:通过本次课程设计,及对许多典型部件集成设计与调试,我们对数据选择器、移位器、加法器、运算器、存储器和微程序控制器有更透彻的了解。在此基础上,我学会了绘制完善的逻辑图、编制微程序、微程序的调试与改错、系统的功能测试等。 进一步熟悉了计算机的设计步骤、设计思路和调试步骤,为独立完成计算机设计奠定一个扎实的基础。在过程中遇到了很多困难,但通过同学和老师的帮助得到了解决,使我明白了自己学习的不足之处,明白了一个简单的计算机也是很复杂的。在此感谢老师的帮助。  一、设计目的:
通过前面的典型部件设计与调试,我们对数据选择器、移位器、加法器、运算器、
存储器和微程序控制器有较透彻的了解。在此基础上,我们可着手设计一个简单计算机,
但其涉及的部件较多、结构原理较复杂,通过本次课程设计,可以熟悉计算机的设计步
骤、设计思路和调试步骤,为独立完成计算机设计奠定一个扎实的基础。
二、实验步骤与内容:
(一)、总体结构分析:
1、 拟定指令系统
指令系统是设计计算机的依据,对拟定指令系统是非常重要的。拟定指令系统包括基本字长、指令格式、指令类型、寻址方式等内容。(1) 指令格式:            7              4  3              2   1              0            (2) 指令类型:设计的系统有单操作数指令、双操作指令和无操作数指令。操作码op共四位,最多可定义16条指令,数据的传送单位为8位。数据的传送方式为R-R、R-RAM、RAM-R。(3) 寻址方式:  Ri:操作数就在寄存器中(Ri):操作数地址在寄存器中I指令的第二个字节为操作数或称立即寻址(D)指令的第二个字节为操作数的地址源操作数使用R0寻址目的操作数使用R1寻址
2、确定计算机的总体结构       (1) 寄存器的设置 R0、R1为通用寄存器,8位;IR为指令寄存器,8位;PC为程序计数器,8位;MAR为地址寄存器,8位;                                                               (2) 加 法器的设置 采用为8位串行进位并行加法器。(3) 选择器的设置 连入A选择器的数据是RAM的读出数据和R0寄存器的数据。连入B选择器的数据来源是PC的数据和R1的数据。(4) 数据通路  数据通路的设计在总体结构中是最重要的一个问题。模型机的数据通路是以总线为基础、以CPU为核心构成的。信息的传送路径:    取指令:       MA                   CPIRRA M   选择器A   Σ    Bus    IR    送指令地址:   PB                    CPMARPC   选择器B    Σ     Bus    MAR    指令计数器+1: PB        c0           CPPCPC    选择器B    Σ    Bus    PC    R0->RI:        RA                     CRR1R0    选择器A    Σ    Bus    R1    R1->RAM:    RB                       WRR1     选择器B    Σ    Bus    RAM
3.逻辑设计1) 加法器的逻辑设计模型机中的加法器是由八个一位全加器构成的,全加器之间采用简单的串行进位。2) 选择器的设计选择器A和选择器B的结构形式一样,在控制电位EN0和EN1的控制下,分别选择R0或R1的数据通过选择器,进入加法器。EN0和EN1是互斥的,高电平有效。3) 寄存器的设计(1) 不带复位的寄存器:结构中R0,R1通过寄存器,可存放操作数或结果、中间结果,每个寄存器均由8个D触发器构成。在CPRI的作用下接受总线的数据送入寄存器,输出连入选择器,指令寄存器IR其结构同通用寄存器。(2)  带复位的寄存器:结构中MAR地址寄存器是一个带复位的寄存器,带复位是指当有复位信号时,MAR清零。(3) 程序计数器的设计:PC加1是通过加法器实现的。复位信号RE的作用是有复位信号时,计数器PC清零。(4) 部件之间的连接:由系统图可看出,部件之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有寄存器和储存器的输入端,除指令寄存器IR和地址寄存器MAR的输出端外,其它部件的输出端分别送入选择器A和选择器B。
          图如附图(后面)
4、确定控制方式
控制命令是确定信息的流向,不同的数据通路需要不同的控制命令。通常有两种方式,即组合逻辑方式和微程序方式,模型机采用微程序方式。微程序的执行方式采用增量、垂直方式。
(1) 微程序控制器的结构
       主要由控制存储器ROM2#,ROM1#,微指令寄存器uIR15—8,Uir7—0构成。L15—L8用于显示微指令寄存器,便于观察。
(2) 微程序控制器的时序
 P脉冲的低电平用作控制存储器读命令 P脉冲的上升沿将读出的微指令送uIR
(3) 微指令格式
微指令字长16位。        (4) 微程序的编写为了简化微地址形成部件的控制逻辑,微程序将按源操作数寻址转移和目的操作数寻址转移并入按操作码转移方式。
5、编制指令流程
Ⅰ 程序MOV1 05#,R0MOV2 01#,R1ADD R0,R1MOV3 R1,(R0)Ⅱ 操作码二进制代码MOV1:0001MOV2:0010ADD :0011MOV3:0100Ⅲ 微程序入口(十六进制代码)取指令入口:00HMOV1入口:10HMOV2入口:20HADD  入口:30HMOV3入口:40HⅣ 指令执行流程指令流程
00↓RAM→IR    ↓PC+1→PC10↓ ̄ ̄ ̄ ̄ ̄ ̄ ̄20↓ ̄ ̄ ̄ ̄ ̄ ̄ ̄30↓ ̄ ̄ ̄ ̄ ̄ ̄40↓PC→MAR       PC→MAR R0+R1→R1  R0→RAM  ↓ ↓  ↓ ↓ PC+1→PC        PC+1→PC PC→MAR R1→MAR↓               ↓  ↓ ↓RAM→R0        RAM→R1            JP  PC→MAR↓           ↓  ↓PC→MAR PC→MAR JP    ↓JP ↓JPⅤ编制微程序MOV1  00011000 00000101MOV2  00101000 00000001ADD   00110000MOV3  01000001
6、分调
将模式开关置于分调,对于1032E系统,平台上的所有开关和发光二极管(除453
 
计算机组成原理课程设计报告L15—0之外)均随意编程用作数据输入和状态显示。(微程序表附后)选择系统结构中典型部件进行功能测试看是否满足要求,若有错改之。典型部件如下:               选择器A                带复位的寄存器MAR
            不带复位的寄存器R0
            程序计数器PC
在部件设计无错、连接无错、1032E的管脚定义无错是可生成下载文件到1032E中。(下载时开关置统调)(2)微程序经过检查无误将模式开关置分调后通过键盘以十六进制写入2#ROM和1#ROM的相应单元中去。然后再读出检查是否有错。写入代码时应分开写入,要注意单元的对应。程序通过键盘以十六进制代码从0单元开始写入3#RAM的相应单元。我的
程序如下:
00 1801 0502 2803 0104 3005 4106 0007 0008 00运行一次后,程序无法再运行,经查05单元中变为06,这个结果是正确的,但将指令41覆盖了。在老师的指导下,我将程序的01单元改为06,这样运行一次后,06单元中变为07,这个结果也是正确的,但对原微程序不产生影响。
(3)统调将模式开关置为统调,并对平台上的开关和发光二极管的设置检查无误后,进行统调。具体步骤为:一、按复位键RET2二、执行微程序这样逐一取出微指令并执行,就会读出并执行存放在RAM中的程序。
调试结果:执行指令MOV105.R0 执行指令MOV201.R1微指令 总线输出 微指令 总线输出RAM     IR00011000 RAM     IR00101000PC+1     PC00000001 PC+1     PC00000011QJP 00000000 QJP 00000000PC     MAR00000001 PC     MAR00000011PC+1     PC00000010 PC+1     PC00000100RAM     R000000101 RAM     R100000001PC     MAR00000010 PC     MAR00000100JP 00000000 JP 00000000执行指令ADD R0,R1 执行指令MOV3 R1,(R0)微指令 总线输出 微指令 总线输出RAM     IR00110000 RAM     IR01000001PC+1     PC00000101 PC+1     PC00000110QJP 00000000 QJP 00000000R0+R1     PC00000110 R0     MAR00000101PC     MAR00000101 R1     RAM00000110JP 00000000 PC     MAR00000110  总图(顶层图) 八位串行进位加法器
一位加法器地址转移逻辑模块 
二四译码器 三八译码器 微地址加一计数器 八位可置数寄存器 16选8选择器不带复位端的八位寄存器 带清零端的八位寄存器
  • 下一篇资讯: 英语演讲比赛感想
  • 设为首页 | 加入收藏 | 网学首页 | 原创论文 | 计算机原创
    版权所有 网学网 [Myeducs.cn] 您电脑的分辨率是 像素
    Copyright 2008-2020 myeducs.Cn www.myeducs.Cn All Rights Reserved 湘ICP备09003080号 常年法律顾问:王律师