基于随机模型的可重构计算互连资源估计
资料包括： 论文(6页4734字)
说明：
摘 要：在可重构计算设计初期，确定可重构计算的各种互连资源数目是一个关键问题。如果设计的互连资源过少，可能导致应用领域中的部分算法无法实现，而过多的互连资源会造成芯片面积的浪费。基于可重构计算的特点，分析了可重构计算的相邻连接、路由连接和近邻连接三种类型互连资源。通过建立互连资源估计的随机模型，提出了可重构计算中各种互连资源数目的估计方法。仿真结果表明，该方法能够比较准确地估计各种互连资源的数目，从而指导可重构计算互连资源的设计，降低设计风险。
关键词：可重构计算 ；互连资源 ；随机模型
Connecting resource estimation for reconfigurable computing based on stochastic model
Abstract: It is an important issue to determine the number of each connecting resource for reconfigurable computing(RC)in early design stage. If the number of connecting resource contained in RC is too small, it may result in failure of executing some application algorithms. On the other hand, too much connecting resource may waste chip area. According to characteristic of RC, three connecting resource, neighbor to neighbor connection, routing connection and near neighbor connection were analyzed. By establishing stochastic model for connecting resource estimation, an approach to estimate the number of connecting resource for RC was presented. Simulation result has shown that it is a guider to connecting resource design for RC, and is helpful to reduce design risk.
Key words: reconfigurable computing ；connecting resource ； stochastic model
可重构计算作为一种新的高性能计算解决方案，具有较高的性能和灵活性，在信息安全、多媒体和通信等多标准和多算法的应用领域具有广阔的应用前景[1-3]。由于可重构计算一般面向特定的应用领域[4、5]，应用领域中的每个算法具有不同的复杂度，它们对可重构计算的互连资源提出了不同的要求。可重构计算芯片需要提供一定数目的不同类型的互连资源。如果芯片提供的某种互连资源的数目过少，一方面有可能会导致芯片性能降低；另一方面有可能导致应用领
域中的部分算法无法实现，而过多的互连资源会造成芯片面积的浪费。
在IC（Integrated Circuit）设计过程中，估计布线面积已有许多成熟的研究成果。文献建立了二维阵列结构芯片的布线随机模型，并研究了估计布线面积的方法；文献根据布线的随机模型提出了估计FPGA（Field Programmable Gate Array）布线通道宽度的方法；在随机模型的基础上，文献研究了FPGA的布通率问题。虽然这些方法在解决IC设计过程中的布线面积估计问题
和FPGA的布通率问题时比较有效，但都不适合可重构计算芯片的互连资源数目估计。本文在分析可重构计算芯片互连资源的基础上，通过建立互连资源估计的随机模型，提出了估计可重构计算芯片各种互连资源数目的方法[9-11]。
1、可重构计算的互连资源
可重构计算的互连资源是可重构功能处理单元（以下简称PE）之间传递数据的媒介，它是PE的一部分。可重构计算面向特定的应用领域，并主要应用于实现应用算法的计算加速，它不用具备FPGA的通用性，也不用实现自由逻辑，因此，可重构计算的互连资源比较简单，可将其分成如图1所示的三种类型[9-11]。
1、可重构计算的互连资源
2、互连资源估计的随机模型
3、互连资源估计方法
4、模型验证及仿真结果
5、结 语
参考文献：
Cheung C.C, Luk W, Telle N, et al. Customizable elliptic curve cryptosystems[J]. IEEE Transactions on VLSI Systems, 2005,13(9): 1048-1059.
T.J. Todman , G.A. Constantinides , S.J.E. Wilton et al. Reconfigurable computing: architectures and design methods[C]. Proc of Computers and Digital Techniques, 2005: 193-207.
Yeong-Kang Lai, Lien-Fei Chen, Jian-Chou Chen, et al. A SIMD-based reconfigurable computing
architecture with two-way pipelined reconfiguration for multimedia applications[c]. Proc of 9th IEEE Inter Workshop on Cellular Neural Networks and their Applications, 2005: 261-264.
Bishop P; Sullivan, C A. Reconfigurable future[C]. Proceedings.of IEEE International Conference on Field-Programmable Technology, 2003:2 – 7.
Hartenstein R. Trends in reconfigurable logic and reconfigurable computing[C]. International Conference on Electronics, Circuits and Systems, 2002 ,2 :801 – 808.
Sarma Sastry , Alice Parker. Stochastic models for wireability analysis of gate arrays[J]. IEE Transactions on Computer-Aided design. 1986, 5(1): 52-65.
Xiaoyu Song , Qian-Yu Tang , Dian Zhou , et al. Wire space estimation and routability analysis[J]. IEEE Transactions on Computer-Aided design. 2000, 19(5): 624-628.
Zhibin Dai Dilip K. Banerji. Routability Prediction for Field Programmable Gate Arrays with a Routing Hierarchy[C]. Proc of the 16th Interl Conference on VLSI Design，2003.
Majzoub Sohaib, Diab Hassan. Mapping and performance analysis of lookup table implementations on reconfigurable platform[C]. AICCSA 2007, 2007 : 513-520.
LEE J, CHOI K, DUTT N.Compilation approach for coarse-grained reconfigurable architectures [J].Design Test of Computers,IEEE, 2003,20(1): 26-33.
BANSAL N, GUPTA S, PUTT N, et al. Network topology exploration of mesh-based coarse-grain reconfigurable architectures[C]. Proc of the Design Automation and Test in Europe Conference and Exhibition. Austin: IEEE Computer Society, 2004.
作者点评：
在可重构计算设计初期，确定各种互连资源的数目是一个十分关键的问题。如果某种互连资源设计的数目过少，有可能导致应用领域中的部分算法无法实现，而过多的互连资源会造成芯片面积的浪费。本文通过建立估计互连资源的随机模型，提出估计了应用算法在可重构计算上实现时所需要的各种互连资源数目的方法，互连资源的估计结果可指导互连资源的设计，并有助于降低设计风险。