用VHDL语言实现简易频率计的制作

【网学提醒】：本文主要为网上学习者提供用VHDL语言实现简易频率计的制作，希望对需要用VHDL语言实现简易频率计的制作网友有所帮助，学习一下吧!

资料包括： 论文(7页2068字) 程序 图纸 外文翻译 
说明：

摘 要：使用硬件描述语言VHDL来实现简易频率计的制作。系统的频率检测范围为0～9999Hz，由分频器，计数器，数码管显示驱动等电路组成。通过对晶体的分频器得到精确的计数时间，具有结构简单，使用方便，精确度高等优点。

关键词： VHDL；简易频率计；可编程逻辑器件

Abstract: Development of facility cymometer use VHDL. Application range of this system measurement input frequency is 0~9999Hz. It contain frequency divide, counter, display drive and so on. Exact take count of time is obtained for divide frequency of crystal. The cymometer is characteristic of high precision and so on.

Key word: VHDL; cymometer; PLD

参考文献：
赵俊超. 集成电路设计VHDL教程. 北京: 北京希望电子出版社 2002.8
北京理工大学ASIC研究所. VHDL语言100例详解. 北京: 清华大学出版社 1999.12